가오슝 22공장서 N2 공정 가동…전력 효율·성능 동시 개선
|
31일 대만 언론에 따르면 TSMC는 공식 홈페이지를 통해 남부 가오슝 난쯔 과학단지에 위치한 22공장에서 2나노(N2) 공정 반도체를 양산 중이라고 밝혔다. 회사는 올해 4분기부터 해당 공정이 실제 생산 단계에 들어갔다고 설명했다.
TSMC는 이번 N2 공정에 자사 최초로 1세대 게이트올어라운드(GAA) 나노시트 트랜지스터 기술을 적용해 성능과 전력 효율을 크게 개선했다고 강조했다. 기존 핀펫(FinFET) 구조에서 벗어나 트랜지스터를 전면적으로 감싸는 GAA 구조를 도입함으로써, 동일한 전력에서 더 높은 연산 성능을 구현하거나 소비전력을 대폭 줄일 수 있다는 설명이다.
또 반도체 칩 상부의 전기 연결 구조를 개선하기 위해 재배선층(RDL)과 초고성능 금속 절연체 금속(SHPMIM) 커패시터를 새로 개발해 표면저항과 접촉저항을 각각 50%가량 낮췄다고 밝혔다. 이를 통해 전력 공급의 안정성을 높이고 전반적인 에너지 효율을 최적화했다는 평가다.
업계 관계자들은 N2 공정이 TSMC의 공정 기술 전환점이 될 것으로 보고 있다. GAA 나노시트 기술을 통해 트랜지스터 크기를 더 줄이면서도 성능과 전력 효율을 동시에 끌어올릴 수 있어, 차세대 고성능·저전력 반도체 수요에 대응할 수 있다는 것이다.
다만 일부 소식통은 TSMC가 공식적으로는 가오슝 22공장의 양산 사실을 공개했지만, 북부 신주 과학단지 바오산 지역의 20공장 1단계 라인에서 이미 그보다 앞서 양산이 시작됐다고 전했다.
TSMC는 현재 월 5만 장 수준인 2나노 공정 생산능력을 내년 말까지 10만 장 이상, 2027년에는 20만 장 이상으로 확대하는 방안을 검토 중인 것으로 알려졌다.
나노미터는 반도체 회로 선폭을 뜻하는 단위로, 공정 미세화가 진행될수록 칩의 처리 속도는 빨라지고 전력 소모는 줄어든다. 2나노 공정 양산은 차세대 인공지능(AI)·고성능 컴퓨팅(HPC) 시장을 겨냥한 TSMC의 기술 리더십을 다시 한 번 확인하는 계기가 될 것으로 평가된다.
